APP下载
登录
-
Verilog
浏览次数:151次 | 创建时间:2020/09/03 Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。 Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等 -
虚拟串口屏
浏览次数:111次 | 创建时间:2020/09/03 虚拟串口屏虚拟串口屏是一款新型串口屏调试器、串口屏仿真器。中文名 虚拟串口屏 外文名 VisualTFT 用 途 用来测试界面设计是否正确目录1 概念定义2 开发环境3 主要功能概念定义“虚拟串口 [1] 屏”是大彩光电科技自主 -
MAX 10 FPGA
浏览次数:37次 | 创建时间:2020/09/03 Altera公司提供的非易失MAX? 10 FPGA，这是Altera第10代系列产品中的最新型号。使用TSMC的55 nm嵌入式闪存工艺技术，MAX 10 FPGA这一革命性的非易失FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件封装中包含了双 -
WEBENCH FPGA Power Architect
浏览次数:97次 | 创建时间:2020/09/03 WEBENCH FPGA 电源架构设计工具包含了来自Altera、Xilinx、Actel 和 Lattice最新FPGA器件的详细电源要求，高效能的FPGA电源供应器一般比较复杂，设计人员在设计独特的多重电压级时需满足精准的电压、电流、纹波、噪 -
SOPC
浏览次数:122次 | 创建时间:2020/09/03 目录·SOPC·SOPC的特点·SOPC的技术内容·SOPC的前景·SOPCTop(System-on-a-Programmable-Chip)即可编程片上系统用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。可编程片上系统（SOPC）是一种特殊的嵌入式系统： -
门阵列
浏览次数:178次 | 创建时间:2020/09/03 门阵列属于半定制的集成电路，可分为有信道和无信道两种。 有信道门阵列是在一个芯片上把门排列成阵列形式，严格地讲是把单元(含有若干个器件)排列成阵列形式。单元被排列成行，行与行之间留有作为连线用的信道区， -
Quantization
浏览次数:72次 | 创建时间:2020/09/03 (量化:Quantization) 1.定义 所谓量化，就是把经过抽样得到的瞬时值将其幅度离散，即用一组规定的电平，把瞬时抽样值用最接近的电平值来表示。 2.量化的分类 2.1 均匀量化和非均匀量化 按照量化级的 -
真值表 Truth Table
浏览次数:129次 | 创建时间:2020/09/03 真值表 Truth Table 真值表定义∶表征逻辑事件输入和输出之间全部可能状态的表格。 列出命题公式真假值的表。通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联 -
Karnaugh map
浏览次数:191次 | 创建时间:2020/09/03 卡诺图 （Karnaugh map） 卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。 卡诺图的构造特点使卡诺图具有一个重 -
QuartusII
浏览次数:13次 | 创建时间:2020/09/03 Quartus? II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。 QuartusII design 提供完善的 timing closure 和 LogicLock? 基于块的设计流程。QuartusII design是唯一一个包括以tim
×
