-
门阵列
浏览次数:178次 | 创建时间:2020/09/03 门阵列属于半定制的集成电路,可分为有信道和无信道两种。 有信道门阵列是在一个芯片上把门排列成阵列形式,严格地讲是把单元(含有若干个器件)排列成阵列形式。单元被排列成行,行与行之间留有作为连线用的信道区, -
Quantization
浏览次数:72次 | 创建时间:2020/09/03 (量化:Quantization) 1.定义 所谓量化,就是把经过抽样得到的瞬时值将其幅度离散,即用一组规定的电平,把瞬时抽样值用最接近的电平值来表示。 2.量化的分类 2.1 均匀量化和非均匀量化 按照量化级的 -
真值表 Truth Table
浏览次数:129次 | 创建时间:2020/09/03 真值表 Truth Table 真值表定义∶表征逻辑事件输入和输出之间全部可能状态的表格。 列出命题公式真假值的表。通常以1表示真,0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定,命题联 -
Karnaugh map
浏览次数:191次 | 创建时间:2020/09/03 卡诺图 (Karnaugh map) 卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内,此方格图称为卡诺图。 卡诺图的构造特点使卡诺图具有一个重 -
QuartusII
浏览次数:13次 | 创建时间:2020/09/03 Quartus? II design 是最高级和复杂的,用于system-on-a-programmable-chip (SOPC)的设计环境。 QuartusII design 提供完善的 timing closure 和 LogicLock? 基于块的设计流程。QuartusII design是唯一一个包括以tim -
组合逻辑
浏览次数:14次 | 创建时间:2020/09/03 字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原 -
SPLD
浏览次数:107次 | 创建时间:2020/09/03 SPLD Simple Programmmable Logic Device 是最基本、最廉价的可编程逻辑器件。 它包括若干客配置逻辑门和可编程逻辑点,而且还可以包括存储器、触发器 -
FPGA
浏览次数:143次 | 创建时间:2020/09/03 FPGA是英文Field-Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电 -
18号文
浏览次数:32次 | 创建时间:2020/09/03 1999年,在专家加强对国内芯片企业支持力度的提议下,当时的国家经贸委政策司与信息产业部组成联合小组,并起草了相关芯片企业优惠政策条款,这些条款最终在2000年6月形成了鼓励软件产业和集成电路产业发展的若干政 -
EPLD
浏览次数:130次 | 创建时间:2020/09/03 EPLD EPLD: Erasable Programmable Logic Device(可擦除可编辑逻辑器件)可擦除可编程逻辑器件(EPLD)是一种集成电路,包括一系列的编程逻辑器件,其无需进行再次连接。 1、PLD器件的设计步骤 1.电路逻